Cadence推出保形石蕊为全面芯片限制和CDC签约提供最快的方式

文章插图
加利福尼亚州圣何塞(BUSINESSWIRE)-CadenceDesignSystems ， Inc. (NASDAQ:CDNS)今天发布了下一代解决方案Cadencelitmus，它提供了约束签核和时钟域交叉签核(CDC)，缩短了整个设计周期时间，并提高了复杂片上系统(SoC)设计中的硅质量。与上一代解决方案相比，保形石蕊为设计人员提供了100%的签核计时器精度和更快的周转时间。
新的保形石蕊为客户提供以下服务：
业界首次签署了静态计时器集成：通过这一集成，保形石蕊能够以与Tempus定时签核解决方案相同的解释准确地建模设计和约束，并为客户提供100%的RTL签核准确性。
疾控中心结构签到：这验证了疾控中心从RTL早期设计到实施过程中的结构正确性。智能分析和报告提供了快速签核，这可以在设计计划中节省几周到几个月的时间。
签名：检查块级约束的正确性和完整性，允许用户在SoC集成级进行分层块和顶层一致性检查。保形石蕊智能分析可以生成准确、低噪声的报告，缩短调试时间，帮助用户快速实现签核质量约束。
多CPU并行化：验证可以跨多个内核并行化，在SoC设计中提供高达10倍的周转时间。
CadenceDigitalandSigningGroup高级副总裁兼总经理TengChin-Chi博士表示：“在当今复杂的设计中，加速SoC交付以满足严格的设计进度，同时保持低开发成本，仍然是一个不断增长的客户挑战。“新的CadenceConformalLitmus提供了创新功能，使我们的客户能够签署约束和CDC，并按计划记录可靠和高质量的设计。”
保形石蕊是更广泛的Cadence数字和登录产品组合的一部分，它可以提供更好的可预测性和更快的设计封闭路径。它支持Cadence的智能系统设计策略，实现了出色的SoC设计。
支持
“借助CadenceConformalLitmus解决方案的多CPU并行化功能，我们可以在10个小时内完成一个高达50M的实例的设计和运行。该解决方案为我们提供了所需的精度、速度和快速调试功能，我们希望在设计和实施团队之间的时间约束质量上进行最小的迭代。”
——共享瑞萨R&DEDA部物联网与基础设施业务部数字设计技术部主任冈部秀之。
“我们的目标是为客户提供经过硅验证的IP和强大的设计方法，获得第一个成功的芯片。这些设计人员面临着设计复杂、成本较高、开发周期较短的问题。我们开发的IP和ASIC具有极其复杂的CDC结构，包括握手同步器、总线同步器和FIFO 。疾控中心签字往往比较麻烦，因为委托疾控中心验证的工程师通常不了解设计意图。Cadence保形石蕊在全面分析后，以非常直观的方式呈现结果。理解疾控中心意图和RTL时间约束检查所需的所有见解都很容易获得。这有助于我们快速签约，并在日程中节省大量时间。”
-维克拉姆库拉拉，因弗卡斯工程总监。
“我们为汽车、工业和其他应用开发、创造和许可高效、高质量的半导体知识产权。我们需要确保我们的知识产权得到彻底验证并提前交付。签约疾控中心是实现这一里程碑的重要一步。在评估了Cadence保形石蕊之后，我们对它的CDC功能印象深刻，尤其是智能分析和报告。这将使我们能够在设计中快速识别丢失、无效和不正确的疾控中心同步方案。凭借直观的诊断功能，我们预计这将大大加快我们的疾控中心签署流程。”
——金信三，NSITEXE公司处理器开发部半导体IPRd组总经理。
【Cadence推出保形石蕊为全面芯片限制和CDC签约提供最快的方式】关于凯登斯
Cadence使电子系统和半导体公司能够创造创新的终端产品，改变人们的生活、工作和娱乐方式。Cadence的软件、硬件和半导体IP被客户用来更快地将产品推向市场。公司的智能系统设计战略可以帮助客户在移动、消费、云数据中心、汽车、航空航天、物联网、工业等细分市场开发差异化产品——从芯片到电路板再到智能系统。Cadence被《财富》杂志列为“100家最佳工作公司”之一。

Cadence推出保形石蕊 为全面芯片限制和CDC签约提供最快的方式

Cadence推出保形石蕊为全面芯片限制和CDC签约提供最快的方式