一直有个疑惑:电容感抗是1/jwC,大电容C大,高频时 w也大,阻抗应该很小,不是更适合滤除高频信号?
然而事实却是:大电容滤除低频信号 。
今天找到解答如下:
一般的10PF左右的电容用来滤除高频的干扰信号,0.1UF左右的用来滤除低频的纹波干扰,还可以起到稳压的作用滤波电容具体选择什么容值要取决于你PCB上主要的工作频率和可能对系统造成影响的谐波频率,可以查一下相关厂商的电容资料或者参考厂商提供的资料库软件,根据具体的需要选择 。 至于个数就不一定了,看你的具体需要了,多加一两个也挺好的,暂时没用的可以先不贴,根据实际的调试情况再选择容值 。
如果你PCB上主要工作频率比较低的话,加两个电容就可以了,一个虑除纹波,一个虑除高频信号 。 如果会出现比较大的瞬时电流,建议再加一个比较大的钽电容 。
其实滤波应该也包含两个方面,也就是各位所说的大容值和小容值的,就是去耦和旁路 。 原理我就不说了,实用点的,一般数字电路去耦0.1uF即可,用于10M以下;20M以上用1到10个uF,去除高频噪声好些,大概按C=1/f 。 旁路一般就比较的小了,一般根据谐振频率一般为0.1或0.01uF 。
说到电容,各种各样的叫法就会让人头晕目眩,旁路电容,去耦电容,滤波电容等等,其实无论如何称呼,它的原理都是一样的,即利用对交流信号呈现低阻抗的特性,这一点可以通过电容的等效阻抗公式看出来:Xcap=1/2лfC,工作频率越高,电容值越大则电容的阻抗越小. 。
在电路中,如果电容起的主要作用是给交流信号提供低阻抗的通路,就称为旁路电容;如果主要是为了增加电源和地的交流耦合,减少交流信号对电源的影响,就可以称为去耦电容;如果用于滤波电路中,那么又可以称为滤波电容;除此以外,对于直流电压,电容器还可作为电路储能,利用冲放电起到电池的作用 。
而实际情况中,往往电容的作用是多方面的,我们大可不必花太多的心思考虑如何定义 。 本文里,我们统一把这些应用于高速PCB设计中的电容都称为旁路电容.
电容的本质是通交流,隔直流,理论上说电源滤波用电容越大越好 。 但由于引线和PCB布线原因,实际上电容是电感和电容的并联电路,(还有电容本身的电阻,有时也不可忽略)这就引入了谐振频率的概念:ω=1/(LC)1/2在谐振频率以下电容呈容性,谐振频率以上电容呈感性 。
因而一般大电容滤低频波,小电容滤高频波 。 这也能解释为什么同样容值的STM封装的电容滤波频率比DIP封装更高 。
至于到底用多大的电容,这是一个参考电容谐振频率
电容值 DIP (MHz) STM (MHz)
1.0μF 2.5 5
0.1μF 8 16
0.01μF 25 50
1000pF 80 160
100 pF 250 500
10 pF 800 1.6(GHz)
不过仅仅是参考而已,用老工程师的话说——主要靠经验 。
更可靠的做法是将一大一小两个电容并联,一般要求相差两个数量级以上,以获得更大的滤波频段 。
一般来讲,大电容滤除低频波,小电容滤除高频波 。 电容值和你要滤除频率的平方成反比 。
具体电容的选择可以用公式C=4Pi*Pi /(R * f * f )
电源滤波电容如何选取,掌握其精髓与方法,其实也不难 。
【滤波电容的选择:大电容滤低频,小电容滤高频?】1)理论上理想的电容其阻抗随频率的增加而减少(1/jwc),但由于电容两端引脚的电感效应,这时电容应该看成是一个LC串连谐振电路,自谐振频率即器件的FSR参数,这表示频率大于FSR值时,电容变成了一个电感,如果电容对地滤波,当频率超出FSR后,对干扰的抑制就大打折扣,所以需要一个较小的电容并联对地,可以想想为什么?
- 男人耗着不离婚的目的 有别的什么不良企图
- 三极管的3个工作区
- 基于FPGA的DisplayPort设计与实现
- FPGA在微型投影仪中的应用与设计
- 基于FPGA的线阵CCD子图像提取模块的设计与仿真
- 将PCB原理图传递到版图设计的六大技巧
- 基于FPGA的数字密码锁
- 一种多功能电子密码锁的VHDL设计
- 基于PLC和HMI控制并集充磁和磁通检测的充磁机设计
- 电化学基本概念--电极电位!